LD 6 에서 P1, P2 병렬에 T3타이머가 초기화 되면서 아래 LD도 순차적으로 P2,P3 병렬에 T1타이머, P3,P1 병렬에 T2 타이머가 초기화 되는데 이렇게 회로 구성을 하는 이유가 있으실까요?
아니면 이러한 회로는 공식 처럼 사용되는 건가요?